東芝メモリ、4ビット/セル(QLC)技術を用いた3次元フラッシュメモリ　８月からサンプル出荷
http://gansokaiketu.sakura.ne.jp/newsindex5-3-naiyou-1.htm#2017-06-30-東芝メモリ、４ビット/セル（QLC）技術を用いた３次元フラッシュメモリ　８月からサンプル出荷

東芝メモリ、4ビット/セル(QLC)技術を用いた3次元フラッシュメモリ
http://news.mynavi.jp/news/2017/06/30/125/

東芝メモリは6月28日、4ビット/セル(QLC)技術を用いた3次元フラッシュメモリ「BiCS FLASH」を試作し、基本動作および基本性能を確認したことを発表した。QLCは従来の3ビット/セル(TLC)と比較し、更なる大容量のメモリ製品が実現可能となる。本製品は8月に米国サンタクララで開催される「Flash Memory Summit 2017」で参考展示するという。

フラッシュメモリは、メモリセルに蓄える電子の数を制御することでデータを記憶するもの。QLCフラッシュメモリはTLCフラッシュメモリと比較して、蓄える電子の数を2倍の精度で制御することにより、1つのメモリセルに記憶されるビット数が1ビット増える。先進的な制御回路技術を64層の3次元フラッシュメモリプロセスに組み合わせることで高精度の制御を可能にした。

試作品は64層積層プロセスを用いて768ギガビッチ(96ギガバイト)の業界最大容量を実現し、6月上旬から開発用にSSDメーカーやコントローラーメーカーに提供している。

また、768ギガビットのチップをひとつのパッケージ内に16段積層することにより、業界最大容量の1.5テラバイトを実現するパッケージ製品を2017年8月からサンプル出荷する予定だ。

同社は既に、64層積層プロセスを用いたTLC製品を量産し、生産拡大を進めている。今後も継続してメモリの大容量化や小型化などの多様な市場のニーズに応え3次元フラッシュメモリをさらに進化させていく考えだ。
　

フォローアップ:

★登録無しでコメント可能。今すぐ反映　通常 ｜動画・ツイッター等 ｜htmltag可（熟練者向）
（タグCheck ｜タグに'だけを使っている場合のcheck ｜checkしない）（各説明）

（←ペンネーム新規登録ならチェック）
↓ペンネーム（2023/11/26から必須）

↓パスワード（ペンネームに必須）

（ペンネームとパスワードは初回使用で記録、次回以降にチェック。パスワードはメモすべし。）
↓画像認証
（ 上画像文字を入力）
ルール確認＆失敗対策
画像の URL (任意):

▲上へ　　　　　 ★阿修羅♪ > ＩＴ12掲示板　次へ 　前へ

★阿修羅♪　http://www.asyura2.com/ since 1995
スパムメールの中から見つけ出すためにメールのタイトルには必ず「阿修羅さんへ」と記述してください。
すべてのページの引用、転載、リンクを許可します。確認メールは不要です。引用元リンクを表示してください。