http://www.asyura2.com/14/it12/msg/200.html
| Tweet |
蓮舫 2位じゃだめなんですか？ポスト「京」の設計変更が判明 １年遅らせ「線幅７ナノ半導体」搭載
http://gansokaiketu.sakura.ne.jp/20160820-renhou-2i-jya-damenandesuka--post-kyouno-sekkeihenkouga-hanmei-1nen-okurase-senhaba-7nanohandouta-tousai.htm
理化学研究所と富士通が共同開発する次期スーパーコンピューターに、線幅が７ナノ（ナノは１０億分の１）メートルの最先端半導体を採用することが１９日、分かった。基本設計では線幅１０ナノメートルの半導体を使用する予定だったが、設計を抜本変更する。現行のスパコン「京」の１００倍の性能と低消費電力化の開発目標は据え置くが、線幅の微細化により実際の性能は大幅に上回る可能性もある。（芳賀由明）
京の後継機「ポスト京」は当初、心臓部に当たるＣＰＵ（中央演算処理装置）の半導体線幅を１０ナノメートルとする計画だった。だが、線幅７ナノメートルの半導体技術が実用化レベルに達したことから設計スケジュールを変更。当初より約１年近く遅らせ平成２９年中に試作・詳細設計を終え、３３年度中の運用を目指す。
あわせて、メモリーに使う半導体の積層化技術や、データ伝送技術もレベルアップし、システム性能を向上する方針。これにより、演算速度は最大で毎秒１エクサ（エクサは１００京）回以上に向上し、当初の目標を上回る見通しだ。
理研は１０日、ポスト「京」の開発状況を報告し、性能目標は当初通りとした半面、開発スケジュールは当初の３２年度から１〜２年遅れると表明した。ただ「順調に進めば（遅延は）１年以内で完成する」（フラッグシップ２０２０プロジェクト企画調整室）とみている。
投稿コメント全ログ コメント即時配信 スレ建て依頼 削除コメント確認方法
スパムメールの中から見つけ出すためにメールのタイトルには必ず「阿修羅さんへ」と記述してください。すべてのページの引用、転載、リンクを許可します。確認メールは不要です。引用元リンクを表示してください。