★阿修羅♪ > IT12 > 200.html
 ★阿修羅♪  
▲コメTop ▼コメBtm 次へ 前へ
蓮舫 2位じゃだめなんですか?ポスト「京」の設計変更が判明 1年遅らせ「線幅7ナノ半導体」搭載
http://www.asyura2.com/14/it12/msg/200.html
投稿者 怪傑 日時 2016 年 8 月 20 日 18:16:09: QV2XFHL13RGcs ifaMhg
 

蓮舫 2位じゃだめなんですか?ポスト「京」の設計変更が判明 1年遅らせ「線幅7ナノ半導体」搭載
http://gansokaiketu.sakura.ne.jp/20160820-renhou-2i-jya-damenandesuka--post-kyouno-sekkeihenkouga-hanmei-1nen-okurase-senhaba-7nanohandouta-tousai.htm

理化学研究所と富士通が共同開発する次期スーパーコンピューターに、線幅が7ナノ(ナノは10億分の1)メートルの最先端半導体を採用することが19日、分かった。基本設計では線幅10ナノメートルの半導体を使用する予定だったが、設計を抜本変更する。現行のスパコン「京」の100倍の性能と低消費電力化の開発目標は据え置くが、線幅の微細化により実際の性能は大幅に上回る可能性もある。(芳賀由明)

 京の後継機「ポスト京」は当初、心臓部に当たるCPU(中央演算処理装置)の半導体線幅を10ナノメートルとする計画だった。だが、線幅7ナノメートルの半導体技術が実用化レベルに達したことから設計スケジュールを変更。当初より約1年近く遅らせ平成29年中に試作・詳細設計を終え、33年度中の運用を目指す。

あわせて、メモリーに使う半導体の積層化技術や、データ伝送技術もレベルアップし、システム性能を向上する方針。これにより、演算速度は最大で毎秒1エクサ(エクサは100京)回以上に向上し、当初の目標を上回る見通しだ。

 理研は10日、ポスト「京」の開発状況を報告し、性能目標は当初通りとした半面、開発スケジュールは当初の32年度から1〜2年遅れると表明した。ただ「順調に進めば(遅延は)1年以内で完成する」(フラッグシップ2020プロジェクト企画調整室)とみている。  

  拍手はせず、拍手一覧を見る

フォローアップ:


★登録無しでコメント可能。今すぐ反映 通常 |動画・ツイッター等 |htmltag可(熟練者向)|(各説明

←ペンネーム新規登録ならチェック)
↓ペンネーム(なしでも可能。あったほうが良い)

↓パスワード(ペンネームに必須)

(ペンネームとパスワードは初回使用で記録、次回以降にチェック。パスワードはメモすべし。)
↓画像認証
( 上画像文字を入力)
ルール確認&失敗対策
画像の URL (任意):
最新投稿・コメント全文リスト  コメント投稿はメルマガで即時配信  スレ建て依頼スレ

▲上へ      ★阿修羅♪ > IT12掲示板 次へ  前へ

★阿修羅♪ http://www.asyura2.com/ since 1995
スパムメールの中から見つけ出すためにメールのタイトルには必ず「阿修羅さんへ」と記述してください。
すべてのページの引用、転載、リンクを許可します。確認メールは不要です。引用元リンクを表示してください。
 
▲上へ       
★阿修羅♪  
IT12掲示板  
次へ